#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03235121 A

(43) Date of publication of application: 21 . 10 . 91

(51) Int. CI

G06F 9/38

(21) Application number: 02031934

(22) Date of filing: 13 . 02 . 90

(71) Applicant:

**NEC CORP** 

(72) Inventor:

MORISADA TAKESHI


#### (54) BRANCH HISTORY TABLE CONTROL SYSTEM

#### (57) Abstract:

PURPOSE: To curtail the overhead in a data processor to be generated by detecting an exception event such as virtual space absence, etc. by inhibiting a fact that a branch instruction for executing a branch between different virtual spaces hits against a branch history

CONSTITUTION: The system is constituted of a write permitting flag (WEF) 1, an instruction address register (IAR) 2, a branch destination address register (DAR) 3, a virtual space number comparing circuit (WSC) 4, an instruction address array (IAA) 5, a branch address array (DAA) 6, a branch destination information array (DIA) 7, an instruction address comparing circuit (IAC) 8, an AND circuit 10, a branch detecting flag (BHF) 11, and a predicted branch destination address register (PDAR) 12. In such a state, it is inhibited that a branch instruction for executing a branch between different virtual spaces hits against a branch history table. In such a way, the overhead of a data processor generated by detecting an exception event such as virtual space absence, etc., can be curtailed.

# COPYRIGHT: (C)1991, JPO& Japio



®日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A) 平3-235121

@Int.Cl.3

識別記号

庁内整理番号

❸公開 平成3年(1991)10月21日

G 06 F 9/38

330 B

7927-5B

審査請求 未請求 請求項の数 2 (全9頁)

❷発明の名称 分岐ヒス

分岐ヒストリテーブル制御方式

**和特 願 平2-31934** 

**金出 頤 平2(1990)2月13日** 

砂発明 者

森 定 剛

東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 人

日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 河原 純一

#### 男 雄 書

## 1. 見明の名称

分岐ヒストリナーブル製御方式

#### 2 当許増度の範囲

(3) 分岐命令アドレスとその分岐命令アドレス に対応する分岐先アドレスとを対にして記憶する 分岐ヒストリテーブルを有し仮想記憶方式を採用 するデータ処理強置において、

分岐ヒストリテーブル技出し時に命令取出しア ドレスを保持し分岐ヒストリテーブル書込み時に 分岐命令アドレスを保持する第1のレジスタと、

分岐ヒストリテーブル書込み時に前記第1のレジスタによって保持される分岐命令アドレスに対 むする分岐先アドレスを保持する第2のレジスタ と、

分岐ヒストリテーブル書込み時に劇記第1のレ ジスタによって保持される分岐命令アドレスの一 郎と劇記第2のレジスタによって保持される分岐 先アドレスの一郎とを比較する第1の比較手段と、

分岐ヒストリテーブルに対応して前紀第1の比。

蚊手段の比較結果を記憶する記憶手段と、

分岐ヒストリテーブル技出し時に前記第1のレ ジスタによって保持される命令取出しアドレスと 分岐ヒストリテーブルに記憶されている分岐命令 アドレスとを比較する第2の比較手段と、

向記記性手段によって記憶されている前記第1 の比較手段の比較結果が不一致をテしている場合 に前記第2の比較手段の比較結果を無効化して予 個分核先アドレスの検出を抑止する第1の抑止手

を有することを特徴とする分岐にストリテーブ ル製御方式。

23 分岐命令アドレスとその分岐命令アドレス に対応する分岐先アドレスとを対にして記憶する 分岐ヒストリテーブルを有し仮想記憶方式を採用 するデータ処理協盟において、

分岐ヒストリテーブル鉄出し時に命令取出しア ドレスを保持し分岐ヒストリテーブル書込み時に 分岐命令アドレスを保持する第3のレジスタと、

分岐ヒストリテーブル提出し時に前記第3のレ

ジスタによって保持される命令取出しアドレスと 分岐ヒストリテーブルによって記憶されている分 岐命令アドレスとを比較する第3の比較手段と、

分岐ヒストリテーブルに記憶されている分岐命 台アドレスの一部とその分岐命台アドレスに対応 する分岐先アドレスの一部とを比較する第4の比 数手段と、

この第4の比較手段の比較結果が不一致を示している場合に前記第3の比較手段の比較結果を無効化して予測分岐先アドレスの検出を弾止する第2の輸止手段と

を有することを特徴とする分岐ヒストリテーブ ル製菓方式。

#### 3. 免明の評価な製明

(倉景上の利用分野)

本免別は分岐ヒストリテーブル制御方式に関し、 特に仮想記憶方式を採用するデータ処理強調にお ける分岐ヒストリテーブル制御方式に関する。

(従来の技術)

分岐ヒストリテーブルは、現在いろいろなデー

式を採用するデータ処理装置で使用される分岐と ストリテーブルでは、OS(Operalias System)等によりある処理が行われてい る間に以供存在した仮想空間がなくなったような 場合に、異なる仮想空間の間の分岐を行う分岐命 令が分岐ヒストリテーブルにヒットすると、存在 しない仮想空間の命令が先取りされる可能性が生 じる。

# (発明が解決しようとする課題)

上述したように、第2回に示すように V A が構 載されている仮想記憶方式を採用するデータ処理 装置で使用される分岐ヒストリナーブルでは、異 なる仮想空間の対域を行う分岐命令がヒット し、存在しない仮想空間の命令の先取りが行われ る可能性がある。

この場合に、仮想空間不在等の例外事象が検出 されるが、実際にはその分岐命令による分岐は実 行されないのでその例外事象は無視される。

したがって、例外事象の放出およびその例外事 象の無視によるオーバーヘッドがデータ処理論案 タ処理算置で使用されており、分岐命令のアドレス (分岐命令アドレス) とその分岐命令に係る分 岐先命令のアドレス (その分岐命令アドレスに対 広する分岐先アドレス) とを対にして記憶してい る (分岐ヒストリテーブルに、「特公昭50-2 238:」や「U.S.P.709426」で紹 介されている)。

ところで、ある機の仮想記憶方式を採用するデータ処理装置においては、仮想アドレス(VA。Viriual Address)は、第2図に示すように構成されている。すなわち、VAの上位ピットには仮想空間番号(WSN。werklag Space Number)があり、VAの下位ピット(WSNに係るピット以外のピット)には相対仮想アドレス(EVA。Effecょive Viriual Address)がある。このような構成のVAにおいて、WSNが舞なるということは、VAに係る仮想空間自体が異なるということを示している。

以上のようにVAが構成されている仮想記憶方

に発生してしまうという欠点がある。

本発明の目的は、上述の点に魅み、異なる仮想 空間の間の分岐を行う分岐命令が分岐ヒストリテ ーブルにヒットすることを抑止することができ、 仮想空間不在等の例外事象の検出により発生する データ処理装置におけるオーバーヘッドを削減す ることができる分岐ヒストリテーブル制御方式を 提供することにある。

## (課題を解決するための手段)

本発明の分岐ヒストリテーブル制御方式は、分 岐命令アドレスとその分岐命令アドレスに対応す る分岐先アドレスとを対にして記憶する分岐ヒス トリテーブルを有し仮想記憶方式を採用するデー 夕処理論室において、分岐ヒストリテーブル提出 し時に命令取出しアドレスを保持し分岐ヒストリ テーブル書込み時に分岐命令アドレスを保持する 第1のレジスタと、分岐ヒストリテーブル書込み 時に前記第1のレジスタによって保持される分岐 命令アドレスに対応する分岐先アドレスを保持す る第2のレジスタと、分岐ヒストリテーブル書込

み時に前記第1のレジスタによって保持される分 岐命令アドレスの一部と前記第2のレジスタによ って保持される分岐先アドレスの一部とを比較す る第1の比較手段と、分岐ヒストリテーブルに対 応して前記第1の比較手段の比較結果を記憶する 紀律手段と、分岐ヒストリテーブル鉄出し時に前 記事1のレジスタによって保持される命令取出し アドレスと分岐ヒストリテーブルに記憶されてい る分岐命令アドレスとを比較する第2の比較手段 と、前紀紀世手段によって紀世されている前紀第 1.の比較手段の比較結果が不一致を示している場 合に窮起来2の比較手段の比較結果を無効化して 予測分岐先アドレスの検出を弾止する第1の抑止 手段とを有する。

また、本発明の分岐ヒストリテーブル制御方式 は、分岐命令アドレスとその分岐命令アドレスに 対応する分岐先アドレスとを対にして記憶する分 姓ヒストリテーブルを有し仮想記憶方式を採用す るデータ処理協定において、分岐ヒストリテーブ ル統出し時に命令取出しアドレスを保持し分岐ヒ

スに対応する分岐先アドレスを保持し、第1の比 競手段が分岐ヒストリテーブル書込み時に第1の レジスタによって保持される分岐命令アドレスの 一部と第2のレジスタによって保持される分岐先 アドレスの一部とを比較し、記憶手段が分岐ヒス トリテーブルに対応して第1の比較手段の比較結 異を記憶し、第2の比較手段が分岐ヒストリテー プル統出し時に第1のレジスタによって保持され る命令取出しアドレスと分岐ヒストリチーブルに 紀憶されている分岐命令アドレスとを比較し、系 1の脚止手段が記憶手段によって記憶されている 第1の比較手段の比較結果が不一敗を示している 場合に第2の比較手段の比較結果を無効化して予 減分核先アドレスの検出を抑止する。

また、本発明の分岐ヒストリテーブル製御方式 では、第3のレジスタが分岐ヒストリテーブル統 出し時に命令取出しアドレスを保持し分岐ヒスト リテーブル書込み時に分岐命令アドレスを保持し、 第3の比較手段が分岐ヒストリテーブル統出し時 に第3のレジスタによって保持される命令取出し

Charles and the second of the second second

ストリテーブル書込み時に分岐命令アドレスを保 持する第3のレジスタと、分岐ヒストリテーブル 統出し時に前記第3のレジスタによって保持され る命令取出しアドレスと分岐ヒストリテーブルに よって記憶されている分が命令アドレスとを比較 する第3の比較手段と、分岐ヒストリテーブルに 記憶されている分岐命令アドレスの一部とその分 銭命令アドレスに対応する分岐先アドレスの一部 とを比較する第4の比較手段と、この第4の比較 手段の比較結果が不一致を示している場合に自紀 第3の比較手段の比較結果を無効化して予測分粧 先アドレスの検出を抑止する第2の抑止手段とを 有する。

#### (作用)

本発明の分岐ヒストリテーブル制御方式では、 第1のレジスタが分岐ヒストリテーブル技出し時 に命令取出しアドレスを保持し分岐ヒストリテー ブル書込み時に分岐命令アドレスを保持し、第2 のレジスタが分岐ヒストリテーブル書込み時に第 1のレジスタによって保持される分岐命令アドレ

アドレスと分岐ヒストリテーブルによって紀位さ れている分岐命令アドレスとを比較し、第4の比 奴手段が分岐ヒストリナーブルに記憶されている 分岐命令アドレスの一部とその分岐命令アドレス に対応する分岐先アドレスの一部とを比較し、第 2の海止手段が第4の比較手段の比較結果が不一 敗を示している場合に第3の比較手段の比較結果 を無効化して予測分岐先アドレスの検出を知止す

#### (実施例)

次に、本発明について図面を参麗して説明する。 第1図(a)は、本発男の分岐ヒストリテープ ル製器方式の一実施例の構成を示すプロック団で ある。本実施例の分岐ヒストリテーブル智慧大式 は、書込み許可フラグ(WEP。Write B nable Plag) lと、命令アドレスレジ スタ (IAR. Instruction Add ress Register) 2と、分岐先アド レスレジスタ(DAR. Destination

## 特閒平3-235121(4)

想空隔番号比较图路(WSC。Working Space number Comparato ェ) 4 と、命令アドレスアレイ(1AA。lns truction Address Array ) 5と、分岐先アドレスアレイ (DAA。 D e s tination Address Array ) 6 と、分岐先情報アレイ(DIA。Desti nation information Arr ay)1ど、命令アドレス比較回路(IAC。I nstruction Address Com parator) 8と、AND問骂10と、分岐 検出フラグ (BHP。Branch Hit F 1ag)11と、予測分岐先アドレスンジスタ( PDAR, Predicted Destina tion Address Register) 12と、信号雑101~116とを含んで得収さ れている。ここで、1AA58よびDAA6によ り分岐ヒストリテーブル(BHT。Branch Hlstory Table)が構成されてい る。また、IAR2により第1のレジスタが実現

され、DAR3により第2のレジスタが実現され、 WSC4により第1の比較手段が実現され、D1 A7により記憶手段が実現され、1AC8により 第2の比較手段が実現され、AND回路10により 第1の抑止手段が実際されている。なお、本実 施例の分岐ヒストリテーブル制御方式は、第2回 に示すようにVAが構成されている仮想記憶方式 を採用するデータ処理装置に適用されるものとす

WEF1は、BHTにアドレス(分岐命令アドレスおよび分岐先アドレス)を登録する(書き込む)場合にセットされるア/ア(Pllp/Plop)であり、は号級101を介して命令取出し制御協置(IPC。Instruction Petch Controller)(関示せず)より送出されるBHT登録は号を受け、は号級104を介してIAA5、DAA6およびDIA7への書込みを指示する。

IAR2は、BHT鉄出し時には命令取出しアドレスを受けてBHT書込み時には分岐命令アド

レスを受けるレジスタであり、信号線102を介 してアドレス生成団路(ADC。Address

Develepment Circuit) (国示せず)より送出されるアドレスを受け、信号編105を介してWSC4に分岐命令の存在する概念空間の仮想空間寄号(WSN。受け取った分岐命令アドレスの一部。第2回参照)を送出し、信号編105を介してアドレス中の一定数の上位ピット(IAC8における比較のために必要ないくつかのピット)をIAA5のDAA6およびDIA7にアドレス中の下位ピット(上述の一定の上位ピット以外のピット)をRAM(Random Access Memory。IAA5、DAA6およびDIA7の各々を形成するRAM)のアドレスとして送出する。

DAR 3 は、8 H T 書込み時に I AR 2 に保持される分岐命令アドレスに対応する分岐先アドレスを保持するレジスタであり、は号線 1 0 3 を介してADCより分岐先アドレスを受け、は号線 1

09を介してDAA6にその分岐先アドレスを送出し、は号編108を介してWSC4に分岐先命令の存在する仮想空間のWSN(受け取った分岐先アドレスの一部)を送出する。

WSC4は、分岐命令の存在する仮想空間のWSNと分岐先命令の存在する仮想空間のWSNとを比較して同者が等しいか否かを検出する比較回路であり、分岐命令の存在する仮想空間のWSNのおよび分岐先命令の存在する仮想空間のWSNの各々をは号減105および108を介して1AR2およびDAR3より受け、関者が等しい場合にはその比較結果を"1"とし、同者が等しくない場合にはその比較結果を"0"とし、その比較結果(WSN比較結果)をは号減110を介してD1A7に送出する。

BHT内の1AA5は、分核命令アドレスの歴 歴を記憶するテーブルであり、体号線107を介 して1AR2より送出されるアドレス(分核命令 アドレスまたは命令取出しアドレス)の下位ビッ トをアドレスとして、体号線104を介してWB P1より書込みが指示(許可)された場合(WEP1のセット時)には信号譲106を介して!AR2より送出される分岐命令アドレスの上位ピットを書き込み、WEP1より終出しが指示された場合(WEP1のリセット時)には履歴として残っている分岐命令アドレスの上位ピットを信号譲111を介して!AC8に送出する。

BHT内のDAA6は、IAAS内の分岐命令アドレスの理歴に対応して分岐先アドレスの理歴に対応して分岐先アドレスの理歴を記憶するテーブルであり、は号端107を介してマトでファトレスとして、信号線104を介してWEP1より書込みが指示された場合には信号線109を介してDAR3より送出される分岐先アドレスを信号は112を介してPDAR12に送出する。

DIA7は、対をなす分岐命令アドレス中のW SNと分岐先アドレス中のWSNとの比較結果を IAA5およびDAA6に対応して(BHTとエ

譲114を介してIAC8より送出されるアドレス一致体サと体号線113を介してDIATより送出されるWSN比較結果との論理機をとり、その論理機の結果を体号線115を介して予測分核免扱出体号としてBHP11に送出する。

BHP11は、予測分岐先アドレスを検出したか否かを示すア/P(予測分岐先検出信号が"1"であれば予測分岐先アドレスを検出したことを示すためにセットされるア/P)であり、信号組115を介してAND開路10より透出される予測分岐先検出信号を受け、その予測分岐先検出信号を信号線117を介してIPCに送出する。

PDAR12は、BHP11と対応して予測分 検先アドレスを受けるレジスタであり、信号細1 12を介してDAA6より送出されるBHT内の 類歴上の分検先アドレスを受け、その分検先アド レスを予測分検先アドレスとして信号編116を 介してADCに送出する。

次に、このように構成された本実施例の分核ヒ

ントリを対応させて)記憶するテーブルであり、 は号編104を介してWEP1より書込みが指示 された場合にはWSC4よりは号編110を介し て送出された比較結果を記憶し、WEP1より決 出しが指示された場合には記憶している比較結果 を体号編113を介してAND回路10に送出する。

1 A C 8 は、B H T 提出し時に命令取出しアドレスとB H T 内の履歴上の分岐命令アドレスとの一致を検出する比較回路であり、体号線1 0 6 を介して I A R 2 より送出される命令取出しアドレスの上位ピットと体号線1 1 1 を介して I A A S を比較し、一致したか否かを示す比較結果(両者が等しい場合には 1 2 を示し、両者が異なる場合には 0 でを示すアドレス一致体号)を体号線1 1 4 を介して A N D 回路 1 0 に送出する。

AND問題10は、BHT統出し時に命令取出 しアドレスと同じ分岐命令アドレスがBHT内の 歴歴上にあるか否かを調べるゲートであり、は号

ストリテーブル制御方式の動作について設明する。 まず、BHT読出し時の動作について説明する。 BHT読出し時には、最初に、WEPIに" O "がセットされ、IAR2に命令取出しアドレス がセットされる。

これらのセットに基づき、IAC8はIAA5 内の歴歴上の分岐命令アドレスとIAR2内の命令取出しアドレスとを比較する。

この比較で履歴上の分核命令アドレスと命令取出しアドレスとが一致すれば、IAC8の出力(信号線114上のアドレス一致信号)は"1"となる。

この時点で、DIA7によって分岐命令の存在する仮想空間のWSNと分岐先命令の存在する仮想空のWSNとが等しいことが示されていれば、AND回路10の出力(は号編115上の予測分歧先後出は号)は"1"となる(DIA9によって分岐命令の存在する仮想空間のWSNと分歧先命令の存在する仮想空間のWSNとが異なることが示されていればAND回路10の出力は常に"

0 ° となり、たとえ 1 A C 8 の出力が ° 1 ° となっても予測分岐先アドレスの使出は即止される)。

AND回路10の出力が<sup>\*</sup>1°となると、BH F11がセットされ、BHF11は予測分岐先ア Fレスの検出を示すは号をIPCに送出する。

それと同時に、PDAR12はDAA6より予測分岐先アドレスを受け取り、その予測分岐先アドレスを受け取り、その予測分岐先アドレスをADCに送出する。

一続いて、BHT書込み時の動作について説明する。

BHT書込み時には、WEF1に"1"がセットされ、IAR2に分岐命合アドレスがセットされ、DAR3にその分岐命合アドレスに対応する分岐先アドレスがセットされる。

これらのセットに基づき(セットされた分岐命令アドレスおよび分岐先アドレス中のWSNに基づき)、WSCもは分岐命令の存在する仮想空間と分岐免命令の存在する仮想空間とか等しいか否かをチェックする。

このチェックで興着が等しければ、WSC4の

A A 6 により B H T が構成されている。また、 I A R 2 により 第 3 のレジスタが実現され、 I A C 8 により 第 3 の比較 手段が実現され、 W S C 9 により 第 4 の比か手段が実現され、 A N D 回路 I 0 により 第 2 心抑止手段が実現されている。なお、本実施例の分岐ヒストリテーブル制御方式も、 第 1 団 (a) に示す分岐ヒストリテーブル制御方式 と同様に、 第 2 団に示すように V A が構成されている 仮想記憶方式を採用するデータ処理装置に適用されるものとする。

WEP1は、BHTにアドレスを登録する(書き込む)場合にセットされるP/Pであり、体号線101を介してIPC(図示せず)より送出されるBHT登録体号を受け、体号線118を介してIAA5およびDAA6への事込みを推示する。

IAR2は、BHT統出し時には命令取出しアドレスを受けてBHT書込み時には分岐命令アドレスを受けるレジスタであり、信号線102を介してADC(図示せず)より送出されるアドレスを受け、信号線119を介してアドレス中の一定

出力(信号編110上のWSN比較結果)が・1 ・となり、DIA7に・1・が格納される。

上述のチェックで興者が異なれば、DIA7に
\*0 \*が記憶される。この\*0 \*の記憶により、
先に述べたように、BHTに出し時の予測分核先
アドレスの検出が抑止されることになる。

このようにして、異なる仮想空間の間の分岐を 行う分岐命令が分岐ヒストリテーブルにヒットす ることが抑止される。

第1回(b)は、本発明の分岐ヒストリテーブル制御方式の他の実施例の構成を示すプロック図である。本実施例の分岐ヒストリテーブル制御方式は、WEF1と、IAR2と、DAR3と、IAA5と、DAA6と、IAC8と、WSC9と、AND回答10と、BHF11と、PDAR12と、信号編101~103、109。112、114~123とを含んで構成されている(第1図(a)中の構成要素と同様な第1図(b)中の構成要素は、第1図(a)中の符号と同一の符号を付して示している)。ここで、IAA5およびD

数の上位ピット (IAC8における比較のために 必要ないくつかのピット) をIAA5およびIA C8に送出し、は号級120を介してIAA5お よびDAA6にアドレス中の下位ピットをIAA 5およびDAA6の各々を形成するRAMのアド レスとして送出する。

DAR3は、BHT書込み時にIAR2に保持される分岐命令アドレスに対応する分岐先アドレスを保持するレジスタであり、信号編103を介してADCより送出される分岐先アドレスを受け、信号編109を介してDAA6にその分岐先アドレスを送出する。

BHT内のIAA5は、分岐命令アドレスの理 歴を記憶するテーブルであり、信号線120を介 してIAR2より送出されるアドレスの下位ピットをアドレスとして、信号線118を介してW巳 P1よりも込みが指示された場合には信号線11 9を介してIAR2より送出される分岐命令アド レスの上位ピットを書き込み、WEF1より提出 しが指示された場合には履歴として残っている分 岐命令アドレスの上位ピットを信号線 1 1 1 を介して 1 A C 8 に送出し、その分线命令アドレス中のWSN(第2図参照)を信号線 1 2 1 を介してWSC 9 に送出する。

BHT内のDAA6は、IAA5内の分核命令アドレスの履歴に対応して分核先アドレスの履歴に対応して分核先アドレスの履歴を記憶するテーブルであり、信号線120を介してIAR2より送出されるアドレスの下位ピットをアドレスとして、信号線118を介してWEPIより書込みが指示された場合には履歴として残っている分核先アドレスを信号線112を介してPDAR12に送出し、その分核先アドレス中のWSNを信号線122を介してWSC9に送出する。

IAC8は、BHT技出し時に命令取出しアドレスとBHT内の履歴上の分岐命令アドレスとの一致を検出する比例回路であり、信号線119を介してIAR2より送出される命令取出しアドレ

譲114を介してIAC8より送出されるアドレス一致は号とは号線123を介してWSC9より送出されるWSN比較結果との論理機をとり、その論理機の結果をは号線115を介して予測分岐先後出は号としてBHP11に送出する。

BHF11およびPDAR12は、第1図(a) )に示す実施例におけるBHP11およびPDA R12と同一の機能を有する。

次に、このように構成された本実施例の分岐ヒストリテーブル制御方式の動作について説明する。まず、BHT提出し時の動作について説明する。BHT提出し時には、最初に、WEF1に°0°がセットされ、IAR2に命令取出しアドレスがセットされる。

これらのセットに基づき、IAC8はIAA5 内の履歴上の分岐命令アドレスとIAR2内の命令取出しアドレスとを比較する。

この比較で履歴上の分岐命令アドレスと命令取出しアドレスとが一致すれば、IAC8の出力(は号編114上のアドレス一致は号)は"1"と

スの上位ピットと信号線1.1.1を介してIAA5 より送出される分岐命令アドレスの上位ピットと を比較し、一致したか否かを示す比較結果(両者 が等しい場合には"1"を示し、両者が異なる場 合には"0"を示すアドレス一致信号)を信号組 1.1.4を介してANDに路1.0に送出する。

WSC9は、分岐命令の存在する仮想空間のWSNと分岐先命令の存在する仮想空間のWSNとを比較して両者が等しいか否かを検出する比較回路であり、分岐命令の存在する仮想空間のWSNのおよび分岐先命令の存在する仮想空間のWSNの各々を信号線121を介して1AASおよびDAA6より受け、両者が等しい場合にはその比較結果を"0"とし、その比較結果(WSN比較結果)を信号線123を介してAND回路10に送出する。

ANも回路10は、BHT統出し時に命令取出 しアドレスと同じ分岐命令アドレスがBHT内の 履歴上にあるか否かを期べるゲートであり、信号

15 6

この時点で、WSC9によって履歴上の分岐命令アドレス中のWSNとその分岐命令アドレスに 対応する分岐先アドレス中のWSNとが等しいこ とが示されていれば、AND回路10の出力(は 号線115上の予測分岐先検出は号)は"1"と なる。

AND回路10の出力が°1°となると、BH P11がセットされ、BHF11は予測分岐先ア Fレスの検出を示す信号を1FCに送出する。

それと同時に、PDAR12はDAA6より予測分岐先アドレスを受け取り、その予測分岐先アドレスを受け取り、その予測分岐先アドレスをADCに送出する。

WSC9によって履歴上の分岐命令アドレス中のWSNとその分岐命令アドレスに対応する分岐 先アドレス中のWSNとが異なることが示されて いればAND回路10の出力は常に"0°となる。

続いて、BHT書込み時の動作について説明する(この動作は従来のBHTの制御における動作 ど間様である)。

BHT書込み時には、WEP1に『1『がセットされ、IAR2に分岐命令アドレスがセットされ、DAR3にその分岐命令アドレスに対応する分岐先アドレスがセットされる。

WEF1に"1"がセットされることにより、 IAA5およびDAA6に対する書込みの指示が 出て、IAR2内の分岐命令アドレス中の下位ピットで示されるアドレスのIAA5内の記憶領域 にIAR2にセットされた分岐命令アドレスが書 き込まれ、同一のアドレスのDAA6内の記憶領域にDAR3にセットされた分岐先アドレスが書 き込まれる。

#### (発明の効果)

以上説明したように本発明は、異なる仮想空間の間の分岐を行う分岐命令が分岐ヒストリテープルにヒットすることを抑止することにより、存在しない仮想空間の命令の先取りが行われる可能性

4. 図面の簡単な説明

悪がある。

第1図 (a) は本発明の一実施例の構成を示す ブロック図、

がなくなり、仮想空間不在等の例外事象の検出に

より発生するデータ処理装置のオーパヘッドを解

また、DIAが設けられる本発明の分岐ヒスト

リテーブル質調方式では、仮想空間に関する点紋

情報(WSN比較結門等)を分岐ヒストリテープ

ルに対応させて記憶することにより、その比較情

報を他の情報と狙み合わせてより緻密な分岐ヒス

トリテーブルに関する制御が可能になるという効

減することができるという効果がある。

第1句 (b) は本発明の他の実施例の構成を示すプロック図、

第2回は第1回(a) および(b) に示す分岐 ヒストリテーブル制御方式が適用されるデータ処 理方式で採用される仮想記憶方式における仮想フ ドレス(VA)の構成の一例を示す図である。

図において、

1・・・書込み許可フラグ(WEF)、

2・・・命令アドレスレジスタ(IAR)、

3···分岐先アドレスレジスタ (DAR) 、

4. 9·仮想空間番号比較回路(WSC)、

5・・・命令アドレスアレイ(IAA)、

6 · · · 分岐先アドレスアレイ (DAA) 、

7・・・分岐先情報アレイ(DIA)、

8・・・命令アドレス比較回路(IAC)、

10··AND回路、

11・・分枝検出フラグ (BHF)、

1 2 · · 予測分岐先アドレスレジスタ (PDAR)、

101~123・・・信号線である。

特許出職人 日本電気株式会社 代理 人 弁理士 河原 城 —

### 第 1 図 (a)

